芯片行業(yè)用硅或鍺制作激光器的辦法有望解決
發(fā)布時(shí)間:2020-04-10 10:48:15 瀏覽:2374
眾所周知,電子芯片在處理數(shù)據(jù)時(shí)會(huì)發(fā)熱。數(shù)據(jù)中心需要耗能的冷卻設(shè)備。而解決這些問題的辦法或許就在于光子學(xué)范疇——由于光脈沖不會(huì)宣布熱量。
在曩昔的50年中,全球研究人員一直在尋覓一種用硅或鍺制作激光器的辦法。這種見地唆使研究人員盡力制作硅或鍺基激光器,但迄今為止都是白費(fèi)的。由于芯片職業(yè)的主力硅通常在立方晶格中結(jié)晶。以這種方式,它不適合將電子轉(zhuǎn)換成光。
最近 埃因霍溫技能大學(xué)的研究人員與慕尼黑工業(yè)大學(xué)以及耶拿大學(xué)和林茨大學(xué)的搭檔一起,開宣布由鍺和硅制成的能夠發(fā)光的合金。
關(guān)鍵的一步是從具有六方晶格的鍺和硅出產(chǎn)鍺和合金的才能。
埃因霍溫大學(xué)的埃里克·巴克斯(Erik Bakkers)教授及其團(tuán)隊(duì)于2015年首次出產(chǎn)六角形硅。他們首先運(yùn)用由另一種資料制成的納米線來生長(zhǎng)六角形晶體結(jié)構(gòu)。這用作鍺硅殼(shell)的模板(template),其下的資料在其上施加了六方晶體結(jié)構(gòu)。
可是,開始,這些結(jié)構(gòu)不能被激起發(fā)光。經(jīng)過與慕尼黑工業(yè)大學(xué)的Walter Schottky研究所的搭檔進(jìn)行思維交流,他們剖析了每一代的光學(xué)特性,最終將出產(chǎn)過程優(yōu)化到了完美的水平,納米線確實(shí)能夠發(fā)光。
與此一起,獲得了幾乎與磷化銦或砷化鎵適當(dāng)?shù)墓δ堋D蔷鸵馕吨_發(fā)由鍺硅合金制成并能夠集成到常規(guī)出產(chǎn)工藝中的激光器好像只是時(shí)間問題。
如果能夠經(jīng)過光學(xué)手段實(shí)現(xiàn)片上和片間電子通訊,則速度能夠進(jìn)步多達(dá)1,000倍。此外,光學(xué)和電子技能的直接結(jié)合能夠大大降低自動(dòng)駕駛轎車中基于激光雷達(dá)的芯片,用于醫(yī)學(xué)診斷的化學(xué)傳感器以及空氣和食品質(zhì)量丈量的芯片成本。
Bakkers說,他不希望未來的計(jì)算機(jī)芯片將完全是光學(xué)的。在諸如微處理器之類的組件內(nèi),運(yùn)用電子移動(dòng)晶體管之間的短距離依然有意義。可是關(guān)于“長(zhǎng)”距離(例如,計(jì)算機(jī)的CPU與內(nèi)存之間或小的晶體管簇之間),運(yùn)用光子而不是電子能夠進(jìn)步計(jì)算速度,一起減少能耗并從系統(tǒng)中散熱。電子有必要順次傳輸數(shù)據(jù),一個(gè)電子有必要順次傳輸數(shù)據(jù),而光信號(hào)能夠在物理上盡或許快地一次在許多通道上傳輸數(shù)據(jù),即光速。
由于光子電路能夠快速地在計(jì)算機(jī)芯片周圍重新整理很多數(shù)據(jù),因而它們很或許在數(shù)據(jù)密集型運(yùn)用中得到廣泛運(yùn)用。例如,它們或許是自動(dòng)駕駛轎車中計(jì)算機(jī)的福音,后者有必要實(shí)時(shí)處理來自車載傳感器的很多數(shù)據(jù)。光子芯片也或許具有更多的普通運(yùn)用。由于它們產(chǎn)生的熱量不如電子芯片多,因而數(shù)據(jù)中心不需要那么多的冷卻基礎(chǔ)設(shè)施,這能夠協(xié)助減少很多的能源消耗。
深圳市立維創(chuàng)展科技是一家專注代理經(jīng)銷商,主要提供微波功率放大器芯片和進(jìn)口電源模塊產(chǎn)品,代理品牌包含AMCOM、PICO、Cyntec、CUSTOM MMIC、RF-LAMBDA、ADI、QORVO、MA-COM、SOUTHWEST西南微波等,立維創(chuàng)展致力為客戶提供高品質(zhì)、高質(zhì)量、價(jià)格公正的微波元器件產(chǎn)品。
推薦資訊
DS875可替代 ADI 的 AD9914(1GSPS 采樣率、超快跳頻等,用于雷達(dá)等)、AD9958(雙通道、獨(dú)立控制,用于 MIMO 系統(tǒng)等)、AD9102(集成波形存儲(chǔ)器,用于醫(yī)療成像等),以及 TI 的 DAC38J84(集成數(shù)字上變頻,用于 5G 射頻單元等)、LMK04828(集成低噪聲 PLL,用于測(cè)試儀器等)。
EV12AS200A 的“采樣延遲微調(diào)”功能通過在 ADC 采樣時(shí)鐘路徑插入步進(jìn) 24 fs 的可編程延遲線,將不同通道或芯片采樣沿對(duì)齊,降低時(shí)鐘分布歪斜、孔徑抖動(dòng)、熱漂移等帶來的相位誤差。24 fs 步進(jìn)對(duì)應(yīng) 3 GHz 下約 0.5°相位誤差,能顯著提升相控陣等系統(tǒng)的相位精度。