高速模數(shù)轉(zhuǎn)換器ADC時鐘極性與啟動時間
發(fā)布時間:2018-05-09 15:48:36 瀏覽:8630
根據(jù)定義,高速模數(shù)轉(zhuǎn)換器(ADC)是對模擬信號進行采樣的器 件,因此必定有采樣時鐘輸入。某些使用ADC的系統(tǒng)設(shè)計師觀 測到,從初始施加采樣時鐘的時間算起,啟動要比預(yù)期慢。出 人意料的是,造成此延遲的原因常常是外部施加的ADC采樣時 鐘的啟動極性錯誤。
許多高速ADC的采樣時鐘輸入具有如下特性:
本討論適用于時鐘緩沖器具有上述特性的轉(zhuǎn)換器。
差分ADC時鐘輸入緩沖器常常有一個設(shè)計好的切換閾值偏移。 如果沒有這種偏移,切換閾值將發(fā)生在0 V差分。如果無偏移的 時鐘緩沖器被解除驅(qū)動且交流耦合,則器件內(nèi)部會將時鐘輸入 (CLK+和CLK?)拉至共模電壓。這種情況下,CLK+上的直流電 壓和CLK?上的電壓將相同,意味著差分電壓等于0 V。
在理想世界里,若輸入上無信號,則時鐘緩沖器不會切換。但 在現(xiàn)實世界里,電子系統(tǒng)中總是存在一些噪聲。在輸入切換閾 值為0 V的假想情況中,輸入上的任何噪聲都會跨過時鐘緩沖器 的切換閾值,引發(fā)意外切換。
若將足夠大的輸入切換閾值偏移設(shè)計到時鐘緩沖器中,則同樣 的情況不會引發(fā)切換。因此,為交流耦合差分時鐘緩沖器的切 換閾值設(shè)計一個偏移是有利的,故而時鐘緩沖器常常有一個切 換閾值偏移。
不施加時鐘時,時鐘緩沖器中的內(nèi)部偏置電路將CLK+和CLK?各 自拉至相同的VCM。初始施加時鐘時,CLK+和CLK?將偏離先前 確立的VCM,分別向正方向和負方向(或負方向和正方向)擺 動。在圖1中,VCM = 0.9 V。
圖1顯示在器件處于非活動狀態(tài)(要么初始啟動系統(tǒng),要么時 鐘驅(qū)動器在一段時間內(nèi)處于非活動狀態(tài))之后施加時鐘的情 況。這種情況下,CLK+在第一個邊沿向正方向擺動,CLK?向負 方向擺動。若在輸入切換閾值上增加一個正偏移,此時鐘信號 將在第一個邊沿切換時鐘緩沖器,如圖1所示。時鐘輸入緩沖 器將立即產(chǎn)生一個時鐘信號。
圖1. 啟動情況:CLK+在第一個邊沿向正方向擺動,CLK?向負方向擺動。如果時鐘偶然從相反極性啟動,則CLK?在第一個邊沿向正方向 擺動,CLK+向負方向擺動。在給輸入切換閾值增加相同正偏移 的情況下,此時鐘信號在第一個邊沿及隨后的邊沿都不會切換 時鐘緩沖器,直至波形被拉向穩(wěn)態(tài),隨著時間推移而跨過切換 閾值,如圖2所示。
圖2. 啟動情況:CLK+在第一個邊沿向負方向擺動,CLK?向正方向擺動。可以看出,初始啟動時鐘的極性對帶有輸入閾值偏移的時鐘緩 沖器的切換具有重要影響。在其中一種情況下(本例中CLK+初 始上升),當(dāng)初始施加時鐘時,時鐘緩沖器立即開始切換,完 全符合預(yù)期。在極性相反的情況下(本例中CLK+初始下降), 當(dāng)初始施加時鐘時,時鐘緩沖器不會立即開始切換。
如果您發(fā)現(xiàn)ADC啟動有意外的延遲,請嘗試改變時鐘啟動極 性,這可能會使啟動時間恢復(fù)正常。
推薦資訊
DS875可替代 ADI 的 AD9914(1GSPS 采樣率、超快跳頻等,用于雷達等)、AD9958(雙通道、獨立控制,用于 MIMO 系統(tǒng)等)、AD9102(集成波形存儲器,用于醫(yī)療成像等),以及 TI 的 DAC38J84(集成數(shù)字上變頻,用于 5G 射頻單元等)、LMK04828(集成低噪聲 PLL,用于測試儀器等)。
EV12AS200A 的“采樣延遲微調(diào)”功能通過在 ADC 采樣時鐘路徑插入步進 24 fs 的可編程延遲線,將不同通道或芯片采樣沿對齊,降低時鐘分布歪斜、孔徑抖動、熱漂移等帶來的相位誤差。24 fs 步進對應(yīng) 3 GHz 下約 0.5°相位誤差,能顯著提升相控陣等系統(tǒng)的相位精度。